当工程师将它们用作频率控制设备时,石英晶体振荡器技术一直占据着世界市场的主导地位.尽管其他新的定时参考技术,如表面声波(SAW)和微机电系统(MEMS)的到来,其优势仍在继续.

与任何其他器件一样,晶体振荡器(XO)的基本要求是可制造性,低成本,稳定性和可靠性.这些功能是这些设备的核心,为网络,RF/无线,CPU/微处理器和其他ASIC应用提供稳固,具有竞争力的性价比.

为了保持石英压电特性的共振,电路必须提供同步的能量以补偿振荡期间的损耗.在这种情况下最流行的电路之一是逆变器晶体驱动电路.

当晶体受到维持电压的激励时,晶体会振动并产生稳定的振荡.振动模式取决于晶体切割,例如AT和BT切割的厚度剪切.通常,较高的振动频率需要较薄的晶体切割.然而,较薄的晶体在制造和可靠性方面带来了挑战.

流行的XO技术

第三个泛音XO:为了克服高频石英晶振固有的挑战-在当今的高速电子应用中必不可少-还有第三个泛音XO.它提供了与图1中类似的晶体驱动电路图,但增加了一个特殊的反相放大器,使晶体仅在其第三个音调模式下振动.示出了第三音的晶体电抗曲线.

模拟乘法器XO:对于今天的可制造性,最大基模晶体可以达到50MHz的频率.因此,最大三次谐波XO(3OTXO)频率可以达到150MHz.为了满足超过150MHz的XO应用要求,获得专利的模拟乘法器XO技术可将3OTXO提升至约250至300MHz,性能可与单个XO相媲美.它在第三个OTXO电路之后具有直接倍频级.

PLLXO:为了实现频率振荡器超过250MHz和更低频率的基波晶体,设计人员可以应用PLLXO技术.在基本晶体振荡器之后充满锁相环(PLL),可提供晶体稳定性和合理的相位噪声,以满足高速网络和存储串行连接的应用要求.当然,最终的振荡器性能在很大程度上取决于PLL的性能.可以选择不同的PLL压控振荡器(通常是硅VCO),例如环形振荡器或LC振荡器.总的来说,PLLXO可以达到1GHz或更高的频率.

这些技术使用两种类型的XO输出缓冲器:单输出(CMOS和TTL)和差分输出(LVPECL,LVDS和HCSL).单个输出易于使用,具有更大的电压摆幅,但对于更长的PCB走线长度,它没有良好的抗噪性.有时,它可能因较大的电压摆幅而产生EMI问题.尽管如此,由于更简单的制造程序和成本,单输出XO的价格通常更经济.

差分输出可以克服单输出的缺点,因为它是标准化的.LVPECL,LVDS和HCSL是典型的差分输出晶振单端电压电平.通常,特定的差分输出缓冲区应该与特定的接收要求相匹配.值得注意的是,每个差分输出都有自己的外部终端方案,需要在应用程序中进行检查.

应用基准

相位噪声RMS抖动,周期抖动和电源噪声抑制(PSNR)代表了一般应用基准.

相位噪声:XO频率噪声被描述为相位噪声(来自XO设备的最终噪声),并且表示为与输出频率的频率偏移的函数.它被测量为载波频率与其在1Hz带宽中归一化的频率偏移噪声频谱之间的功率比.

以安捷伦的E5052为例,它用于测量62.5-MHz3OTXO相位噪声图.10kHz时的“-146.3955dBc/Hz”表示在1Hz带宽内载波功率与载波10kHz频率偏移处的噪声功率之比为-146.39dB.通过将相位噪声积分在某个频率带宽中,例如从12kHz到20MHz,可以获得该载波的相位噪声RMS抖动.62.5MHz3OTXO的相位抖动为100.11fs.

不同的应用具有不同的相位噪声要求.对于更高频率的XO,串行连接SCSI(SAS)串行链路等应用由于其SERDES带宽参考频率跟踪特性而关心相位抖动(大约12kHz至20MHz).小于1ps的RMS相位抖动是一般要求.

由于采用的技术,不同类型的XO具有其自身的相位噪声.图8比较了三种类型的XO有源晶体相位噪声曲线.

周期抖动:周期抖动(在时域中查看XO抖动)被测量为峰峰值抖动.它也是在每个测试的某些样品批次(1k到10k)中随机测量的;测试累积到指定的大小(20k到100k),以达到最终的峰-峰值.通过这种方式,可以从测试的XO中最大程度地消除测试设备的局部抖动.为了说明,Wavecrest的DTS-2079周期抖动测试装置揭示了Pericom的FN系列62.5-MHz3OTXO的峰峰值周期抖动(TJ=30.049ps,RJ=2.162ps,峰峰值=18.10)ps).该器件适用于需要极低周期抖动的SATA/SAS硬盘驱动器应用.表格1比较三种类型XO的周期抖动.

PSNR比较:在高频串行连接应用中,一个主要问题是XO石英晶体振荡器的电源噪声抗扰度反映了输出频率抖动.为了测试不同的XOPSNR功能,DUT在相同的功率噪声注入设置中进行测试;例如,将-30-dBm功率正弦信号(具有扫频)注入电源轨并记录载波与反射相位噪声杂散(dBc).比较了三种XO的一般PSNR.