差分晶体LVDS驱动器输出结构

LVDS是一款高速数字接口,适合许多需要低功耗和高抗噪能力的应用.LVDS输出使用低电压摆幅差分信号以高速传输数据.图1显示了LVDS驱动器的输出结构,由3.5毫安标称电流源组成,通过开关网络连接至差分输出,有时也称为“高”开关.输出通常连接到100Ω差分传输线,接收器输入端端接一个100Ω电阻.电阻值与传输线的阻抗匹配,并为信号提供电流路径.

驱动器包括将共模电压设置为1.2V的电路,与VDD无关.因此,不需要从外部将驱动器偏置到任何特定电压.此外,差分晶振LVDS输出可以连接到任何LVDS输入,而无需考虑振荡器的实际电源电压.

图1:LVDS驱动器输出结构

信号切换由四个标有“A”,“B”,“C”和“d”的晶体管完成.由于接收器的阻抗通常很高,实际上来自驱动器的所有电流都流经100Ω电阻,导致接收器输入之间的电压差为350毫伏.在图8中,当信号In为低电平时,晶体管A和B导通;电流流经晶体管A和100Ω电阻,并通过晶体管B返回.当信号IN为高电平时,晶体管C和D导通;电流流经晶体管C和100ω电阻,并通过晶体管D返回,导致接收器两端的电压为-350毫伏.

从接收器的角度来看,流经端接电阻的电流方向决定了记录的是正差分电压还是负差分电压.正差分电压代表逻辑高电平,而负差分电压代表逻辑低电平.

3.1耦合应用的终止建议

具有100Ω差分走线的LVDS接口通常在接收器端用一个100Ω电阻跨接在接收器的差分晶体输入端(见图2).有些接收器内置一个100ω片内电阻,无需外部端接.

图2:负载下的LVDS单DC终端

对于大多数应用,负载端接一次就足够了.在负载反射系数相对较高的情况下,双端接布置可能会减少整体往返行程(见图3).源极和负载都有100Ω电阻时,输出驱动器的等效电阻降至50Ω,导致输出信号摆幅减半.

附录一:传输线端接阻抗匹配有更多关于单端接和双端接配置使用的信息.

图3:LVDS双DC终端

3.2交流耦合应用的终端建议

如果LVDS有源晶体驱动器和接收器工作在不同的共模电压下,建议使用交流端接.电容用于阻断驱动器的DC电流路径,因此接收器必须实现自己的输入偏置电路.

交流耦合可以配置为负载的单端接,也可以配置为双端接.单端接如图4所示.对于单端和双端,交流耦合电容可以放置在负载端接电阻之前(如图5所示)或之后(如图6所示).

图4:负载下的LVDS单交流终端

图5和图6所示的双端接仅在交流耦合电容的位置上有所不同.图12中的电容由流经一半差分电阻(相当于50Ω)的共模电流充电.图6中的电容由流经接收器输入端电阻的电流充电,该电阻可以在几十千欧姆的范围内.在时钟启动期间,图5所示电容的充电速度比图6所示快得多.因此,接收器将更快获得有效的时钟信号.如果快速时钟启动很重要,则最好采用图5所示的配置.

图5:电容器靠近电源的LVDS双交流终端

在数据传输应用中,图6所示的配置可能更有利.由于其较高的RC时间常数,它可以维持较长的1和0数据序列,而不会出现明显的电压下降.

图6:电容器靠近负载的LVDS双交流终端

LVDS技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组.通道链路芯片组多路复用和解多路复用慢速TTL信号线路以提供窄式高速低功耗LVDS接口.这些芯片组可以大幅节省系统的电缆和连接器成本,并且可以减少连接器所占面积所需的物理空间.LVDS输出晶振解决方案为设计人员解决高速I/O接口问题提供了新选择.LVDS为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案.